頂點(diǎn)資訊2021年11月5日消息,楷登電子(Cadence DesignSystems, Inc)發(fā)布了業(yè)內(nèi)首批經(jīng)過(guò)驗(yàn)證的IP(芯片設(shè)計(jì)套件)。幾周之前,外圍部件互連專(zhuān)業(yè)組(Peripheral Component Interconnect Special Interest Group,簡(jiǎn)稱(chēng)PCI SIG)發(fā)布 PCIe 6.0 規(guī)范的最終草案。

PCI是由英特爾于1991年提出,并與Compaq、DEC、HP、IBM和AST等100多家企業(yè)聯(lián)合組件了PCI集團(tuán)。PCI SIG擁有并管理開(kāi)放式行業(yè)標(biāo)準(zhǔn)---PCI規(guī)范,并負(fù)責(zé)定義和實(shí)現(xiàn)新的I/O(輸入/輸出)規(guī)范。目前,全球有900多家業(yè)界領(lǐng)先企業(yè)加入了PCI SIG。
楷登電子新發(fā)布的IP已經(jīng)上市,芯片開(kāi)發(fā)人員在設(shè)計(jì)過(guò)程中可以獲得PCIe 6.0 支持并對(duì)其進(jìn)行測(cè)試。
該IP包含一個(gè)基于數(shù)字信號(hào)處理器(DSP)的PHY(物理接口)和一個(gè)控制器。控制器支持 PCIe 6.0 的所有關(guān)鍵特性,比如四級(jí)脈沖幅度調(diào)制 (PAM4) 信號(hào)、FLIT模式、高達(dá) 64 GT/s 的數(shù)據(jù)傳輸速率(雙向)、L0p 功率狀態(tài)和低延遲前向糾錯(cuò)(FEC),而且采用多數(shù)據(jù)包處理架構(gòu),在X16配置重支持高達(dá)1024位寬的數(shù)據(jù)路徑。

該IP還專(zhuān)門(mén)為臺(tái)積電設(shè)計(jì)了N5節(jié)點(diǎn),能夠提供給圖形處理器、SSD控制器、AI/ML/HPC加速器以及其它需要支持PCIe 6.0高帶寬特殊應(yīng)用集成電路(ASIC)的開(kāi)發(fā)人員使用。
除IP封裝,楷登電子還提供了采用N5節(jié)點(diǎn)的PCIe 6.0測(cè)試芯片。該測(cè)試芯片能夠在所有數(shù)據(jù)速率下,測(cè)試PCIe 6.0實(shí)現(xiàn)的信號(hào)性能和完整性。

該測(cè)試芯片集成了一個(gè)PAM4/NRZ雙模發(fā)射器,在提供最佳信號(hào)的同時(shí),還能保證信號(hào)的對(duì)稱(chēng)性、完整性和線性度,使信號(hào)維持在低抖動(dòng)的狀態(tài)。為了具備復(fù)雜的數(shù)據(jù)恢復(fù)功能,測(cè)試芯片還集成了一個(gè)能夠負(fù)載傳輸速度達(dá)到64GT/s時(shí),超過(guò)35dB的通道損耗和信號(hào)損傷的接收器。
鄂公網(wǎng)安備 42011502001385號(hào) 鄂ICP備2021012849號(hào)