


2.5V到5.5V 12Bit单通道具有掉电模式的数模转换器

产品简述

MS5611D是一款12bit单通道输出的电压型DAC，接口采用四线串口模式，可以兼容TMS320、SPI、QSPI和Microwire串口。MS5611D控制数据有16bit，包括控制字节，和12bitDAC数据。MS5611D具有两组电源，数字电源DVDD和模拟电源AVDD，电源范围是2.7V到5.5V。电阻串输出接到一个AB类输出轨到轨buffer，其增益是6dB放大输出，输出buffer提高了稳定性且降低了建立时间。MS5611D具有掉电模式，可以优化工作时的功耗。

MS5611D 采用 DFN12 封装。



DFN12

主要特点

- 12bit 精度
- 可编程建立时间 3us 或 9us
- 兼容 TMS320, SPI, QSPI, Microwire 接口
- 内部上电复位
- 低功耗，5V 时 8mW，3V 时 3.6mW
- 集成 REF 缓冲器
- 输出范围是 2 倍的基准电压
- 对温度不敏感
- 软件、硬件 Power down
- 电源电压：2.7V~5.5V


应用

- 数字伺服系统控制
- 数字补偿和增益调节
- 工业过程控制
- 机械和移动控制设备
- 大容量存储设备

产品规格分类

产品	封装形式	丝印名称
MS5611D	DFN12	MS5611


管脚图



管脚说明

管脚编号	管脚名称	管脚属性	管脚描述
1	PD	I	掉电管脚，当输入低电平时，关断芯片
2	LDAC	I	当 LDAC 输入是高电平时，DAC 输出没有更新， 当 LDAC 输入是低电平时，DAC 输出更新。
3	DIN	I	串行数据输入
4	SCLK	I	串行数字时钟输入
5	CS	I	片选，低电平输入有效
6	FS	I	帧同步输入信号
7	DGND	--	数字地
8	AGND	--	模拟地
9	OUT	O	模拟输出
10	REF	I	参考输入电压
11	AVDD	POWER	模拟电源
12	DVDD	POWER	数字电源

内部框图



极限参数

绝对最大额定值

参数	符号	额定值	单位
模拟电源电压	AVDD	-0.3 ~ +7	V
数字电源电压	DVDD	-0.3 ~ +7	V
电源电压差	AVDD 到 DVDD	-2.8 ~ +2.8	V
输入数字电压范围	VIN	-0.3 ~ DVDD+0.3	V
基准输入电压范围	VREFIN	-0.3 ~ AVDD+0.3	V
工作温度范围	TA	-40 ~ +105	°C
存储温度范围	Tstg	-60 ~ +150	°C
最大结温	Jt	150	°C
焊接温度(10s)		260	°C

工作电源电压范围

参数		参数范围			单位
		最小	标准	最大	
电源电压(AVDD,DVDD) (注 2)	5V 供电	4.5	5	5.5	V
	3V 供电	2.7	3	3.3	
数字输入高电平 VIH	DVDD=2.7V	2			V
	DVDD=5.5V	2.4			
数字输入低电平 VIL	DVDD=2.7V			0.6	V
	DVDD=5.5V			1	
基准电压	5V 供电 (见注 1)	0	2.048	VDD-1.5	V
	3V 供电 (见注 1)	0	1.024	VDD-1.5	
负载电阻		2	10		Ω
负载电容				100	pF
SCLK 速率				20	MHz

注：1. 大于 AVDD/2 的输入电压会导致在大的 DAC 输入码时输出饱和。

2. DVDD 可与 AVDD 相同电压或不同。

电气参数

静态 DAC 参数

参数		测试条件	最小值	典型值	最大值	单位
精度			12			Bits
积分非线性(INL)		见注 3		±1.5	±4	LSB
微分非线性(DNL)		见注 4		±0.5	±1	LSB
零点失调		见注 5			±12	mV
零点失调温漂		见注 6		10		ppm/°C
增益误差		见注 7			±0.6	%of FS Voltage
增益误差温漂		见注 8		10		ppm/°C
PSRR	零点	见注 9 和注 10		-80		dB
	满幅			-80		dB

注：3. 相对精度或积分非线性度(INL)指线性误差，是除去零点误差和满幅误差的输出相对于理想输出的最大偏差。

4. 微分非线性(DNL)即微分误差，指毗邻 LSB 的最大幅度变化。

5. 零点失调指数字输入为零时的模拟输出。

6. 零点失调温漂指数字输入为零时的模拟输出的随温度的变化。

7. 增益误差指除去零点失调之后模拟输出和理想输出的偏差。

8. 增益误差温漂指除去零点失调之后模拟输出和理想输出的偏差随温度的变化。

9. 零点电源抑制比指当数字输入全零时，AVDD 变化（5V 时变化 ±0.5 V；3V 时变化 ±0.3V）导致输出的变化比。

10. 满幅输出电源抑制比指当数字输入全高电平时，AVDD 变化（5V 时变化 ±0.5 V；3V 时变化 ±0.3V）导致输出的变化比。

DAC 输出参数

参数	测试条件	最小值	典型值	最大值	单位
输出电压	RL = 10kΩ	0		AVDD-0.4	V
输出负载调整精度	RL = 2kΩ 到 10kΩ		0.1	0.25	%of FS

参考输入电压参数

参数	测试条件	最小值	典型值	最大值	单位
输入电压范围	见注 11	0		AVDD-1.5	V
输入电阻			10		MΩ
输入电容					pF
基准馈通	REFIN = 1Vpp(1 kHz) + 1.024 V (见注 12)		-75		dB
基准输入带宽	REFIN = 0.2Vpp+ 1.024 V (大信号)	慢速	0.5		MHz
		快速	1		

注：11. 基准输入电压超过 VDD/2 会带来输出饱和失真。

12. 基准馈通指当输出数字全零，且 REFIN = 1Vpp(1 kHz)+1.024V 时的模拟输出抑制比。

数字输入参数

参数	测试条件	最小值	典型值	最大值	单位
数字输入高电平电流	VI=VDD			±1	uA
数字输入低电平电流	VI=0V			±1	uA
输入电容			3		pF

功耗参数

参数	测试条件		最小值	典型值	最大值	单位
电源电流	5V 供电, 无负载, 加 CLOCK, 所有输入接 0V 或 VDD	慢速		1.6	2.4	mA
		快速		3.8	5.6	
	3V 供电, 无负载, 加 CLOCK, 所有输入接 0V 或 VDD	慢速		1.2	1.6	mA
		快速		3.2	4.8	
掉电电流				10		nA


模拟输出动态参数

参数	测试条件		最小值	典型值	最大值	单位
SR	CL=100pF,RL=10kΩ,Vo=10%到 90%, Vref=2.048,1.024	快速		5		V/us
		慢速		1		
Ts	到±0.5LSB,CL=100pF,RL=10kΩ	快速		3	5.5	V/us
		慢速		9	20	
Ts(c)	到±0.5LSB,CL=100pF,RL=10kΩ	快速		1		us
		慢速		2		
毛刺能量	从 7FF 到 800			10		nV-sec
SNR	Vref=1.024 在 3V; Vref=2.048 在 5V, fs=400kSPS, fout=1.1kHz 正弦波, CL=100pF,RL=10kΩ,BW=20kHz			74		dB
S/(N+D)				66		
THD				-68		
SFDR				70		







数字输入时序参数






参数		最小值	典型值	最大值	单位
$t_{su}(CS-FS)$	CS 变低到 FS 下降沿时间	10			ns
$t_{su}(FS-CK)$	FS 到第一个 SCLK 下降沿的建立时间	8			ns
$t_{su}(C16-FS)$ of FS	采样数据 D0 的第 16 个 SCLK 下降沿到 FS 变高时的建立时间	10			ns
$t_{su}(C16-CS)$	采样数据 D0 的第 16 个 SCLK 结束, 下一个上升沿到 CS 变高时的建立时间	10			ns
t_{wH}	SCLK 高电平宽度	25			ns
t_{wL}	SCLK 低电平宽度	25			ns
$t_{su}(D)$	SCLK 下降沿前数据的建立时间	8			ns
$t_h(D)$	SCLK 下降沿后数据的保持时间	5			ns
$t_{wH}(FS)$	FS 高脉冲宽度	20			ns



时序图



典型特性曲线







应用说明

总体功能

MS5611D 是一个 12bit 单电源的数模转换器，其架构采用电阻阵列结构，集成了串行接口、速率和关断逻辑控制、基准输入缓冲器、电阻串和输出轨到轨放大器。


输出电压可以表示为：

$$V_{out} = 2 \times V_{REF} \times \frac{CODE}{2^n}$$

串行接口


器件必须设置在 CS 为低电平时有效，然后在 FS 的下降沿开始按位输入数据（开始为高电平有效），在 16bit 都被转移后或 FS 变高时，内部 DAC 更新对应的输出电平。

MS5611D 串口可以采用两个基本模式：四线（使用片选 CS）和三线（不使用片选 CS），使用片选使得多个器件可以连接到串行口德数据源（DSP 或 MCU），且接口和 TMS321 类兼容。下图给出了 2 个 MS5611D 接到 TMS320DSP 的示例。



串行时钟速率和数据更新速率

如果串行总线上只有一个器件，那么 CS 可以接恒定低电平。下图给出了 MS5611D 如何在 SPI 或 Microwire 接口三线引脚连接到一个 TMS320 的例子。



最大时钟速率为：

$$f_{SCLKmax} = \frac{1}{t_{wH(min)} + t_{wL(min)}} = 20 \text{ MHz}$$

最大更新速率如下：

$$f_{UPDATEmax} = \frac{1}{16(t_{wH(min)} + t_{wL(min)})} = 1.25 \text{ MHz}$$

数据格式

MS5611D 的数据字有两部分构成：控制位（D15~D12）和数字数据（D11~D0）。

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
A1	A0	PWR	SPD	New DAC Value(12bits)											

PWR: 功耗控制,1 为关断模式, 0 为正常工作模式;

SPD: 速率控制, 1 为快速模式, 0 为慢速模式;

A1、A0 为内部控制为, 必须固定为 01;

电源供电旁路和地管理


为了提高系统性能, PCB 设计时应将模拟地和数字地分别接不同的地连接层, 两个地板面应在系统的低阻抗节点处连接在一起。最好将 DAC 的 AGND 连到系统的模拟地, 以确保模拟地电流能够很好的管理, 且模拟地连接线的压降可忽略。

芯片电源和地之间应接 0.1uF 的陶瓷去耦电容, 且安装在离芯片尽可能近的地方。使用磁环可进一步将系统的模拟电源和数字电源分开。

封装外形图

DFN12


DFNWB 3X3-12L(P0.45T0.75/0.85)



符号	毫米		英寸	
	最小	最大	最小	最大
A	0.700/0.800	0.800/0.900	0.028/0.031	0.031/0.035
A1	0.000	0.050	0.000	0.002
A3	0.203REF		0.008REF	
D	2.924	3.076	0.115	0.121
E	2.924	3.076	0.115	0.121
D1	2.450	2.650	0.096	0.104
E1	1.500	1.700	0.059	0.067
k	0.200MIN		0.008MIN	
b	0.150	0.250	0.006	0.010
e	0.450TYP		0.018TYP	
L	0.324	0.476	0.013	0.019

印章与包装规范

1. 印章内容介绍



产品型号：MS5611

生产批号：XXXXX

2. 印章规范要求

采用激光打印，整体居中且采用 Arial 字体。

3. 包装规范说明

型号	封装形式	只/卷	卷/盒	只/盒	盒/箱	只/箱
MS5611D	DFN12	5000	5000	5000	8	40000

声明

- 瑞盟保留说明书的更改权，恕不另行通知！客户在下单前应获取最新版本资料，并验证相关信息是否完整。
- 在使用瑞盟产品进行系统设计和整机制造时，买方有责任遵守安全标准并采取相应的安全措施，以避免潜在失败风险可能造成的人身伤害或财产损失！
- 产品提升永无止境，本公司将竭诚为客户提供更优秀的产品！



MOS电路操作注意事项

静电在很多地方都会产生，采取下面的预防措施，可以有效防止 MOS 电路由于受静电放电的影响而引起的损坏：

- 1、操作人员要通过防静电腕带接地。
- 2、设备外壳必须接地。
- 3、装配过程中使用的工具必须接地。
- 4、必须采用导体包装或抗静电材料包装或运输。



+86-181 2023 5245



武汉市江夏区光谷大道联
享企业中心G栋二单元901
室



<https://www.vertex-icbuy.com/>